基于FPGA数据采集与共享的两种记录方式并存的电力系统录波器研制 Power System Recorder of Two Recording Ways Based FPGA Data Sample and Share

设为首页加入收藏期刊导航网站地图

期刊菜单

文章导航

Transmission and Distribution Engineering and Technology 输配电工程与技术, 2012, 1, 21-26

http://dx.doi.org/10.12677/tdet.2012.12004 Published Online December 2012 (//www.abtbus.com/journal/tdet.html)

Power System Recorder of Two Recording Ways Based FPGA

Data Sample and Share

Guoxin Fu, Changjiang Shi

Guodian Nanjing Automation Co. Ltd., Nanjing

Email: fgx@sac-china.com

Received: Sep. 27 th, 2012; revised: Oct. 5th, 2012; accepted: Oct. 21st, 2012

Abstract: The power system reco rder with two recording ways integrates traditiona l trigger fault recorder for transient

signal and recorder for continuous signal. The two recorder system is entirely independent; it shares sampling data by

the sampling and transmitting based FPGA (Field Programmable Gate Array). Hardware system bases structure of

FPGA + DSP + POWERPC. Software bases VxWorks. FPGA coordinates hardware system timing control and takes in

charge of sam pling and communi cation and provide dual port RAM . DSP t akes in char ge of cal culation. POWERPC take i n

charge of store dat a. The power sy stem recorder wit h two recording way s meets Guangdon g Power techni cal specificati on.

Keywords: Recorder for Transient Signal; Recorder for Continuous Signal; FPGA; DSP; POWERPC; NAS

基于 FPGA 数据采集与共享的两种记录方式并存的

电力系统录波器研制

付国新，侍昌江

国电南京自动化股份有限公司，南京

Email: fgx@sac-china.com

收稿日期： 2012 年9月 27 日；修回日期： 2012 年 10 月5日；录用日期： 2012 年 10 月 21 日

摘要：两种录波方式并存的电力系统录波器综合了传统触发式录波和长过程录波两种记录方式，采用相互独

立的记录系统。基于 FPGA (Field Programmable Gate Array)数据采集与传输技术使得两个独立的录波系统共享交

流采集回路。系统采用 FPGA + DSP + POWERPC嵌入式硬件平台和 VxWorks 嵌入式实时操作系统。FPGA 协调

硬件系统工作时序，负责高速的数据采集和通讯，提供高速双口 RAM ；DSP 负责数据运算及启动判断；POWERPC

负责大容量高速数据存储。两种录波方式并存的电力系统录波器很好的满足了广东电网提出的故障录波技术规

范。

关键词：暂态录波；长过程录波；FPGA；DSP；POWERPC；NAS

1. 引言

电力系统故障录波器是研究现代电网不可缺少

的工具，其主要任务是记录系统大扰动如短路故障、

系统振荡、频率崩溃、电压崩溃等发生大扰动后引起

的系统电压、电流及其导出量，如系统有功功率、无

功功率及系统频率的变化全过程，目前的故障录波都

是触发式录波，而在南方电网，提出暂态录波和长过

程录波并存的电力系统录波器 [1]。

2. 系统结构

两种录波方式并存的电力系统录波器采用完全

独立的硬件系统，分别负责暂态录波和长过程录波，

基于 FPGA 数据采集与共享的两种记录方式并存的电力系统录波器研制

系统主要分 6 个模块：数据采集模块、暂态录波模块、

长过程录波模块、采样同步脉冲发生器、高精度实时

时钟模块和分析站。数据采集模块由 5 块智能数据采

集板组成，如图 1 所示系统结构图。每块采集板实现

24 路模拟量和 48 路开关量的采集。暂态录波模块是

基于触发方式的电力系统故障动态记录。长过程录波

模块实现上电即开始不间断记录。两种录波的采样数

据通过内部高速硬通讯实现数据共享。采样同步脉冲

发生器同步所有采集板，实现整个系统的采样数据精

确同步。高精度实时时钟系统和 GPS 同步，维护分辨

率在 1 微妙内的实时时标供暂、长过程录波模块读取，

这样暂态录波、长过程录波可以在每个采样数据时都

能打上精确的时标。分析站负责管理、分析暂态录波

数据和长过程录波数据。

3. 系统各单元设计

3.1. 数据采集模块

数据采集模块是基于 FPGA设计[2]，充分利用

FPGA 的并行处理能力，对输入信号实行高速采样、

分时进行 A/D 转换，通过在 FPGA 片上构建高速串行

通讯进行数据的快速传输 [3]如图 2所示数据采集结构

图，由 FPGA (Field Programmable Gate Array)控制整

个数据采集时序， FPGA在检测到同步脉冲沿立即启

动本次数据采集传输的时序，包括多路开关切换、 A/D

启动、数据读取、串行传输等时序 [4] ，并将采样数据

按照串行通讯时序发给暂态录波和长态录波，实现采

样数据共享，此项技术的专利已获得受理 (专利号：

201120385233.X) 。

3.2. 暂态录波模块

暂态录波实现启动式录波，配置足够的启动元

件，在系统发生故障或振荡时可靠启动并开始录波，

在故障消除或系统振荡平息后，再经预先整定的时间

停止记录。模块采用 FPGA + DSP + POWERPC结构，

FPGA 通过高速串行总线和采集扳的 FPGA 点对点方

获取采样数据 [5] ，并缓存与 FPGA 的双口 RAM[6]，式

Figure 1. System structure

图 1. 系统结构

基于 FPGA 数据采集与共享的两种记录方式并存的电力系统录波器研制

以中断方式通知 DSP 和 POWERPC 读取采样数据，

DSP 采用 TMS320VC33 实现大量、实时数据计算 [7]。

POWERPC 负责波形记录。暂态录波模块主要实现下

面功能：

1) 点对点方式接收各个采集板的开关量状态和

模拟量采样值进行实时缓存，形成实时数据窗；

2) 数值计算任务负责实时计算每一路交流通道

的幅值和相位，每一条线路的负序电流、有功功率、

无功功率，每一组电压的频率、正序电压；

3) 录波启动任务负责按《220~500 KV电力系统故

障动态记录装置检验测试要求》 (DL/T663-1999)所要求

提供各项启动 [8] ，即：任何一路交流通道突变启动，且

突变启动能在 1 ms 内判出；任何一路交流电流过量启

动；任何一条线路负序过流启动及电力变差振荡判别

启动元件；任何一组电压高频、低频启动，正序过压、

欠压启动；变压器过激磁启动，图 3 给出了针对通道

和设备启动的流程图，每一种启动均可根据情况进行

配置。如图 4 所示设备启动和通道启动流程图；

二阶有源滤波回路

多路开关

A/D 模数转换 FPGA控制器

二阶有源滤波回路

开关切换

采集时序

开关量采集

至暂态录波 CPU

至长态录波 CPU

读取采样值

同步脉冲

Figure 2. Sample structure

图 2. 数据采集结构

DSP 模块

数值计算

起动判断

FPGA

系统时序协调

POWERPC 模块

故障波形记录

DSP 内部总线

60x 内部总线

采样数据 1

采样数据 2采样数据4

采样数据 5

实时时标

采样数据 3

波形存储

Figure 3. Structure of recorder for transient signal

图 3. 暂态录波结构

基于 FPGA 数据采集与共享的两种记录方式并存的电力系统录波器研制

开始

读取设备的通道配置信息和启动配置信息

负序电压过量启动是否配置？

调用负序电压过量启动元件

负序电流过量启动是否配置？

调用负序电流过量启动元件

低频启动是否配置？

调用低频启动元件

高频启动是否配置？

调用高频启动元件

电流变差启动是否配置？

调用电流变差启动元件

过激磁启动是否配置？

调用过激磁启动元件

否

是

开始

读取通道 0的配置信息

突变启动是否配置？

调用突变启动元件

欠量启动是否配置？

调用欠量启动元件

过量启动是否配置？

调用过量启动元件

读取下一个通道的

通道配置信息

是否完成了所有通道进行了判断

否

是

读取下一个通道的配置信息

(a) (b)

Figure 4. Soft flow of device and channel start: (a) Soft flow of device start; (b) Soft flow of channel start

图 4. 设备启动和通道启动流程图：(a) 设备启动流程图；(b) 通道启动流程图

基于 FPGA 数据采集与共享的两种记录方式并存的电力系统录波器研制

4) 任何一种启动满足启动条件后通知故障波形

记录任务按照《 220~500 KV电力系统故障动态记录

技术准则》 (DL/T553-1994)[9]和《220~500 KV电力系

统故障动态记录装置检验测试要求》 (DL/T663-1999)

所要求的采样及记录方式形成故障波形文件，且各阶

段的采样速率和记录长度均可调，在录波处理单元里

配置了 100 GB 的 SATA (Serial Advanced Technology

Attachment) 硬盘，足以满足长振荡过程以及复杂转换

性故障启动长时间高速记录，在波形文件形成好会立

刻通过文件传输协议 File Transfer Protocol (FTP)镜像

备份到录波管理单元，实现录波数据双备份 [10] 。

流越限启动、零序电流越限启动、开关量变位启动时

都会在该时刻的数据上打上起动标志。长态录波模块

提供网络存储设备 Network Attached Storage (NAS)接

口，用于降低存储设备的成本，解决长态录波的海量

数据存储的设备。长过程录波结构见图 5。

3.4. 高精度实时时钟系统

高精度实时时钟系统，采用嵌入式 AVR 单片机

系统，提供GSP 对时接口，维护 1微秒分辨率的时标，

并且通过高速 SPI (Serial Peripheral Interface)总线把

时标发给暂态和长态录波系统。

3.5. 分析站

3.3. 长过程录波模块

分析站用于管理、分析暂态录波数据和长态录波

数据。采用图形化界面，可以将二进制数据转化为可

视化波形曲线，计算派生数据，以实现对故障波形分

析。主要包括：

长过程录波相对于暂态录波而言，长态录波避开

了暂态录波对定值的高度依赖，采用独立的硬件系

统，上电即开始不间断录波，无记录死区，支持海量

数据存储，可实现对规定时间段内历史数据的完全追

溯。支持 NAS 存储设备，不依赖于后台管理机，每

个采样点都带有精确的时标，当某个时刻发生电压突

变启动、电压越限启动、负序电压越限启动、零序电

压越限启动、电流突变启动、电流越限启动、负序电

1) 相量分析：显示波形的矢量图形、并可自动播

放矢量的变化；

2) 序量分析：使用波形中的 A、B、C三相信号，

算出正序、负序和零序；计

DSP 模块

数值计算

起动判断

FPGA

系统时序协调

POWERPC 模块

波形记录

DSP 内部总线

60x 内部总线

采样数据 1

采样数据 2采样数据4

采样数据 5

实时时标

采样数据 3

波形存储

NAS

Figure 5. Structure of recorder for continuous signal

图 5. 长过程录波结构图

基于 FPGA 数据采集与共享的两种记录方式并存的电力系统录波器研制

3) 谐波分析：以表格或者直方图的形式显示各次

谐波的含量和有效值；

4) 非周期分量分析：采用拟合法准确计算非周期

分量的初始值、时间常数；

5) 功率分析：显示线路的有功功率、无功功率和

视在功率曲线；

6) 阻抗分析：在阻抗平面上显示阻抗轨迹，并可

以自动播放轨迹曲线；

7) 单端故障测距：手动或者自动对录波数据进行

分析、选择故障线路，并判断故障类型及其故障点距

离。

4. 硬件平台及软件平台构成

基于 FPGA 数据采集与共享的两种记录方式并存

的电力系统录波器采用了 FPGA + DSP + POWERPC

硬件平台。嵌入式、 32 位双核处理器 MPC8270，它

具有强大的以太网通讯能力和数据处理能力，其 603e

内核 CPU主频工作在 450 M ，自带硬浮点处理器，通

讯 CPM 工作频率 300 M，有 4个 100 M的网口和两

个 10 M 网口，两个串口。软件平台采用嵌入式强实

时多任务操作系统 VxWorks。

5. 结语

两种记录方式并存的电力系统录波器采用独立

的硬件系统，使得暂、长态录波互不影响 [11]，通过

FPGA 进行数据采集和共享，使得交流采集回路不需

要额外配置，录波数据在统一的采样脉冲下进行同步

采集。在今年的南方电网入网测试中完全满足了南网

故障录波器的规范要求，双态录波的数据共享、硬件

的对立设计获得好评。

参考文献 (References)

[1] 黄忠阳, 李一泉等. S.00.05/Q102广东电网公司故障录波装置

技术规范 [S]. 广州: 广东电网公司, 1996.

[2] 任晓东 . CPLD/FPGA高级应用开发指南[M]. 北京: 电子工

业出版社 , 2003.

[3] 段吉海, 黄智伟. 基于 CPLD /FPGA的数字通信系统建模与

设计 [M]. 北京: 电子工业出版社, 2004.

[4] 黄智伟, 王彦, 陈琼等. FPGA系统设计与实践[M]. 北京: 电

子工业出版社 , 2005.

[5] 褚振勇 . FPGA设计及应用[M]. 西安: 西安电子科技大学出

版社 , 2002.

[6] 罗杰. 一种基于双端口 RAM 的高速数据采集系统设计[J].

电子学与计算机 , 2001, 6: 52-54.

[7] 张雄伟, 曹铁勇 . DSP芯片的原理与开发应用[M]. 北京: 电

子工业出版社 , 2002.

[8] 邱宇峰, 蒋宜国 . DL/T 663-1999 220 kV~500 kV电力系统故

障动态记录技术准则 [S]. 北京 : 中国电力出版社 , 2006.

[9] 王梅义, 谢葆炎. DL/T 553-1994 220 kV~500 kV电力系统故

障动态记录技术准则 [S]. 北京 : 中国电力出版社 , 2006.

[10] 胡道徐, 李广华 . IEC61850通信冗余实施方案[J]. 电力系统

自动化 , 2007, 31(8): 100-103.

[11] 牟晓勇, 黄益庄, 李志康等. 嵌入式双速暂态信号同步录波

装置 [J]. 电力系统自动化, 2003, 27(20): 92-94.